作者：成都IP实验室｜发布时间：2026‑09‑18｜来源：urhxeecom

摘要：半导体失效分析遵循“由表及里、分层拆解”的核心逻辑，先通过目检、测量、交叉验证、热点成像锁定失效范围，再进入封装段和晶圆段进行深入分析。本文系统讲解各环节的检测手段、技术原理与适用边界。

核心要点

1. 失效分析遵循“由表及里、分层拆解”，先锁范围再定位根因。

2. 目检从外观异常中获取方向性线索，测量重点关注电源引脚稳定性。

3. 封装段从X-RAY/CT排查虚焊短路，到超声波扫描识别分层空洞，再到切片研磨确认缺陷形态。

4. 晶圆段运用LIT/OBIRCH/EMMI定位热点，FIB-SEM实现纳米级截面观察。

5. 能否定位到根因取决于失效模式、样品状态与背景信息的完整度。

失效分析的核心逻辑与分析起点

在电子设备高度集成的当下，半导体产品失效问题成为制约硬件可靠性的关键因素。元器件烧坏、功能异常、参数漂移等失效现象背后，可能涉及多种成因——晶圆制造阶段的工艺缺陷、封装过程中的应力损伤、组装环节的机械应力，以及使用环境中的温度、湿度或电压超限。

“由表及里、分层拆解”是半导体失效分析的核心方法论。其含义是：分析从外部可观察的现象出发，利用非破坏性或微破坏性手段逐步缩小失效范围，再针对疑似区域采用更具针对性的分析手段。这一逻辑的价值在于避免过早开封或切片导致关键证据丢失，同时确保有限的样品资源被用于最可能揭示根因的分析环节。

信息收集在分析开始之前就已启动。失效发生的阶段（生产测试、老化筛选还是终端使用）、失效时的环境条件（温度、湿度、电压波动）、失效表现的一致性（单颗、批次还是随机分布），这些背景信息直接决定分析路径的走向。例如，批次性失效更倾向于指向来料或工艺问题，而随机分布的失效则可能与环境应力或使用条件相关。此外，样品在失效后的保存状态——是否经过二次电测、是否暴露于潮湿环境——也会影响分析结果的可靠性。

常规锁定失效范围的方法

目检：快速获取方向性线索

目检借助光学显微镜或立体显微镜，观察板上的电子元器件是否有烧坏、炸裂、发黄发黑等现象，同时检索电路板的丝印信息、焊接质量和异物残留。目检虽然基础，但往往能提供最具方向性的线索。目检的适用边界在于无法观察封装体或芯片内部，对于无明显外观异常的失效模式，需要配合其他手段。

测量：电源引脚与稳定性判断

电性能测量需要重点关注电源引脚的状态以及是否存在不稳定现象。使用手压或温枪加热，观察功能是否恢复正常。如果温度或机械压力能改变失效表现，提示可能存在接触不良、虚焊或热敏性缺陷。静态阻抗测量与良品对比可快速发现异常短路或开路。对于高密度封装，探针接触可能造成微小焊盘损伤，应优先考虑非接触式测量方式。

交叉验证：区分元器件失效与板级问题

交叉验证的方法是：通过测试软件或仪器初步确定大致失效元器件后，更换一颗同规格元器件，评估PCBA板是否恢复功能。如果更换后PCB恢复正常，需将拆下来的元器件重新装到另一块功能正常的板子上，确认失效是否跟随元器件转移。这一步骤的核心价值在于区分“元器件本身失效”与“板级问题导致元器件表现异常”。如果失效不跟随元器件转移，则问题可能出在PCBA的焊接质量、布线设计或周边电路上。

热点成像：LIT与红外热成像

锁相热成像（LIT）通过周期性激励与锁相解调，捕捉常规热成像难以识别的mW级微弱发热，适合定位PCBA上微小异常发热点对应的故障元器件。红外热成像通过红外热像仪扫描PCBA板上温度异常过高的器件，适用于发热量较大的失效场景。两种方法的适用边界不同：LIT灵敏度高但检测速度较慢，适合在初步缩小范围后进行精细定位；红外热成像速度快，适合快速筛查大面积区域，但在微小发热点的识别上分辨率有限。

封装段失效分析手法

封装段失效分析的目标是定位封装结构内部的物理缺陷。分析路径通常从外观检查切入，确认封装体外部是否有裂纹、变色或引脚损伤，再根据初步判断选择非破坏性检测手段。

X-RAY可以透视封装体内部，检查焊球是否存在虚焊、桥连或空洞，也可观察晶圆在封装体内的位置偏移。工业CT在X-RAY基础上提供断层扫描数据，可重建焊点或内部结构的立体形貌。X-RAY/CT的适用边界在于对低密度材料的对比度有限，对于塑封料与芯片之间的分层类缺陷，检出能力不如超声波扫描。

超声波扫描（C-SAM等）利用超声波在不同材料界面处的反射特性，识别封装体内的空洞、杂质和分层缝隙。C-SAM模式特别适合检测塑封料与芯片表面、塑封料与基板之间的分层。超声波扫描需要耦合介质，对样品表面平整度有一定要求。

当非破坏性手段将缺陷范围缩小到特定区域后，切片研磨与开封检查是确认物理缺陷形态的手段。切片制样需要精确控制研磨深度和角度，避免引入新的损伤。开封检查需根据封装类型选择方式——酸开封适用于塑封器件，但需注意酸液对铝焊盘的腐蚀风险；等离子开封更为温和，适合铜线或细间距器件的逐层去除。

晶圆段失效分析手法

晶圆段分析针对芯片内部的电路缺陷。由于特征尺寸通常在微米甚至纳米级别，分析手段以热点定位技术为核心。

EMMI通过Si-CCD探测器捕捉电子空穴复合释放的光子（波长约400–1200 nm），适用于栅氧漏电、结缺陷等产生光子发射的失效模式。OBIRCH利用激光束在芯片表面扫描，激光能量转化为热量后引起局部电阻变化，通过检测电流或电压的变化来定位金属互连线中的缺陷或空洞。OBIRCH一般适用于DC静态失效分析，当缺陷不与电源或地相连时，施加偏置可能不易激励失效线路，需结合具体电路条件调整分析策略。

LIT在晶圆段分析中用于定位异常热点。Delayer（逐层剥离）技术通过化学机械抛光或选择性蚀刻逐层去除介质层，结合光学或电子显微镜检视各层电路布线，确定缺陷所在的金属层或通孔层。剥离过程需精确控制速率。FIB-SEM提供更高精度的操作和观察能力，FIB定点切割截面，SEM对截面进行高分辨率成像，可在纳米尺度上观察缺陷截面形貌，适用于确认电迁移空洞、应力迁移裂纹等具体失效机理。

行业应用延伸

上述失效分析方法在电子检测领域有广泛的应用对接。环境可靠性试验（如温度循环、温湿度偏置）可以复现使用环境中的应力条件，辅助验证失效假设。信号完整性SI测量和EMC电磁兼容测试有助于判断失效是否与信号质量问题或电磁干扰相关。半导体静电放电测试（ESD）可以评估器件对静电损伤的敏感程度，辅助分析某些突发性失效的成因。工业CT无损检测与封装段分析中的X-RAY/CT手段共享技术基础，在电子零部件的内部结构检查中承担重要角色。SEM扫描电镜配合能谱分析可对失效点进行微观形貌观察和元素成分定性定量分析。

半导体失效分析是一项系统性工作。从常规锁定失效范围到封装段、晶圆段的分段深入，每一步都需要结合失效现象和背景信息做出判断。能否定位到根因，取决于失效模式、样品保存状态与背景信息的完整度。具体分析方法的选择和判据，以现行有效版本标准与相关法规为准。

参考文献

1. IPC 9251:2023. 半导体封装失效分析指南. 2023.

2. JEDEC JESD22-A118. 温度循环可靠性测试规范. JEDEC Solid State Technology Association.

3. GB/T 18682-2002. 半导体器件失效分析通用要求. 2002.

4. JEDEC JESD47N. Stress-Test-Driven Qualification of Integrated Circuits. JEDEC.

5. SEMI J220. 芯片缺陷分类与命名标准.

免责声明：本文为技术科普内容，不构成对任何特定产品检测结果或分析结论的承诺。具体检测方案与分析判据应以现行有效标准及具备相应资质的检测机构出具的报告为准。